00001
00002
00003
00004
00005
00006
00007
00008
00009
00010
00011
00012
00013
00014
00015
00016
00017
00018
00019
00020 #ifndef __IOM161
00021 #define __IOM161 1
00022
00023 #define AVR_MEGA 1
00024 #define AVR_ENHANCED 1
00025
00026
00027
00028
00029 #define UBRR1 0x00
00030
00031
00032 #define UCSR1B 0x01
00033 #define UCSR1A 0x02
00034
00035
00036 #define UDR1 0x03
00037
00038
00039
00040
00041 #define PINE 0x05
00042
00043
00044 #define DDRE 0x06
00045
00046
00047 #define PORTE 0x07
00048
00049
00050 #define ACSR 0x08
00051
00052
00053 #define UBRR0 0x09
00054
00055
00056 #define UCSR0B 0x0A
00057 #define UCSR0A 0x0B
00058
00059
00060 #define UDR0 0x0C
00061
00062
00063 #define SPCR 0x0D
00064
00065
00066 #define SPSR 0x0E
00067
00068
00069 #define SPDR 0x0F
00070
00071
00072 #define PIND 0x10
00073
00074
00075 #define DDRD 0x11
00076
00077
00078 #define PORTD 0x12
00079
00080
00081 #define PINC 0x13
00082
00083
00084 #define DDRC 0x14
00085
00086
00087 #define PORTC 0x15
00088
00089
00090 #define PINB 0x16
00091
00092
00093 #define DDRB 0x17
00094
00095
00096 #define PORTB 0x18
00097
00098
00099 #define PINA 0x19
00100
00101
00102 #define DDRA 0x1A
00103
00104
00105 #define PORTA 0x1B
00106
00107
00108 #define EECR 0x1C
00109
00110
00111 #define EEDR 0x1D
00112
00113
00114 #define EEARL 0x1E
00115
00116
00117 #define EEARH 0x1F
00118
00119
00120 #define UBRRH 0x20
00121
00122
00123 #define WDTCR 0x21
00124
00125
00126 #define OCR2 0x22
00127
00128
00129 #define TCNT2 0x23
00130
00131
00132 #define ICR1L 0x24
00133
00134
00135 #define ICR1H 0x25
00136
00137
00138 #define ASSR 0x26
00139
00140
00141 #define TCCR2 0x27
00142
00143
00144 #define OCR1BL 0x28
00145
00146
00147 #define OCR1BH 0x29
00148
00149
00150 #define OCR1AL 0x2A
00151
00152
00153 #define OCR1AH 0x2B
00154
00155
00156 #define TCNT1L 0x2C
00157
00158
00159 #define TCNT1H 0x2D
00160
00161
00162 #define TCCR1B 0x2E
00163
00164
00165 #define TCCR1A 0x2F
00166
00167
00168 #define SFIOR 0x30
00169
00170
00171 #define OCR0 0x31
00172
00173
00174 #define TCNT0 0x32
00175
00176
00177 #define TCCR0 0x33
00178
00179
00180 #define MCUSR 0x34
00181
00182
00183 #define MCUCR 0x35
00184
00185
00186 #define EMCUCR 0x36
00187
00188
00189 #define SPMCR 0x37
00190
00191
00192 #define TIFR 0x38
00193
00194
00195 #define TIMSK 0x39
00196
00197
00198 #define GIFR 0x3A
00199
00200
00201 #define GIMSK 0x3B
00202
00203
00204
00205
00206 #define SPL 0x3D
00207
00208
00209 #define SPH 0x3E
00210
00211
00212 #define SREG 0x3F
00213
00214
00215
00216 #define RESET_vect (0x00)
00217 #define INT0_vect (0x04)
00218 #define INT1_vect (0x08)
00219 #define INT2_vect (0x0C)
00220 #define TIMER2_COMP_vect (0x10)
00221 #define TIMER2_OVF_vect (0x14)
00222 #define TIMER1_CAPT_vect (0x18)
00223 #define TIMER1_COMPA_vect (0x1C)
00224 #define TIMER1_COMPB_vect (0x20)
00225 #define TIMER1_OVF_vect (0x24)
00226 #define TIMER0_COMP_vect (0x28)
00227 #define TIMER0_OVF_vect (0x2C)
00228 #define SPI_STC_vect (0x30)
00229 #define UART_RX_vect (0x34)
00230 #define UART1_RX_vect (0x38)
00231 #define UART_UDRE_vect (0x3C)
00232 #define UART1_UDRE_vect (0x40)
00233 #define UART_TX_vect (0x44)
00234 #define UART1_TX_vect (0x48)
00235 #define EE_RDY_vect (0x4C)
00236 #define ANA_COMP_vect (0x50)
00237
00238 #define INT_VECT_SIZE (0x54)
00239
00240
00241
00242
00243 #define INT1 7
00244 #define INT0 6
00245 #define INT2 5
00246
00247
00248 #define INTF1 7
00249 #define INTF0 6
00250 #define INTF2 5
00251
00252
00253 #define TOIE1 7
00254 #define OCIE1A 6
00255 #define OCIE1B 5
00256 #define TOIE2 4
00257 #define TICIE1 3
00258 #define OCIE2 2
00259 #define TOIE0 1
00260 #define OCIE0 0
00261
00262
00263 #define TOV1 7
00264 #define OCF1A 6
00265 #define OCF1B 5
00266 #define TOV2 4
00267 #define ICF1 3
00268 #define OCF2 2
00269 #define TOV0 1
00270 #define OCF0 0
00271
00272
00273 #define SRE 7
00274 #define SRW10 6
00275 #define SE 5
00276 #define SM1 4
00277 #define ISC11 3
00278 #define ISC10 2
00279 #define ISC01 1
00280 #define ISC00 0
00281
00282
00283 #define SM0 7
00284 #define SRL2 6
00285 #define SRL1 5
00286 #define SRL0 4
00287 #define SRW01 3
00288 #define SRW00 2
00289 #define SRW11 1
00290 #define ISC2 0
00291
00292
00293 #define PSR2 1
00294 #define PSR10 0
00295
00296
00297 #define FOC0 7
00298 #define PWM0 6
00299 #define COM01 5
00300 #define COM00 4
00301 #define CTC0 3
00302 #define CS02 2
00303 #define CS01 1
00304 #define CS00 0
00305
00306
00307 #define FOC2 7
00308 #define PWM2 6
00309 #define COM21 5
00310 #define COM20 4
00311 #define CTC2 3
00312 #define CS22 2
00313 #define CS21 1
00314 #define CS20 0
00315
00316
00317 #define AS2 3
00318 #define TCN2UB 2
00319 #define OCR2UB 1
00320 #define TCR2UB 0
00321
00322
00323 #define COM1A1 7
00324 #define COM1A0 6
00325 #define COM1B1 5
00326 #define COM1B0 4
00327 #define FOC1A 3
00328 #define FOC1B 2
00329 #define PWM11 1
00330 #define PWM10 0
00331
00332
00333 #define ICNC1 7
00334 #define ICES1 6
00335 #define CTC1 3
00336 #define CS12 2
00337 #define CS11 1
00338 #define CS10 0
00339
00340
00341 #define WDTOE 4
00342 #define WDE 3
00343 #define WDP2 2
00344 #define WDP1 1
00345 #define WDP0 0
00346
00347
00348 #define EERIE 3
00349 #define EEMWE 2
00350 #define EEWE 1
00351 #define EERE 0
00352
00353
00354 #define PA7 7
00355 #define PA6 6
00356 #define PA5 5
00357 #define PA4 4
00358 #define PA3 3
00359 #define PA2 2
00360 #define PA1 1
00361 #define PA0 0
00362
00363
00364 #define DDA7 7
00365 #define DDA6 6
00366 #define DDA5 5
00367 #define DDA4 4
00368 #define DDA3 3
00369 #define DDA2 2
00370 #define DDA1 1
00371 #define DDA0 0
00372
00373
00374 #define PINA7 7
00375 #define PINA6 6
00376 #define PINA5 5
00377 #define PINA4 4
00378 #define PINA3 3
00379 #define PINA2 2
00380 #define PINA1 1
00381 #define PINA0 0
00382
00383
00384
00385
00386
00387
00388
00389
00390
00391
00392
00393
00394
00395 #define PB7 7
00396 #define PB6 6
00397 #define PB5 5
00398 #define PB4 4
00399 #define PB3 3
00400 #define PB2 2
00401 #define PB1 1
00402 #define PB0 0
00403
00404
00405 #define DDB7 7
00406 #define DDB6 6
00407 #define DDB5 5
00408 #define DDB4 4
00409 #define DDB3 3
00410 #define DDB2 2
00411 #define DDB1 1
00412 #define DDB0 0
00413
00414
00415 #define PINB7 7
00416 #define PINB6 6
00417 #define PINB5 5
00418 #define PINB4 4
00419 #define PINB3 3
00420 #define PINB2 2
00421 #define PINB1 1
00422 #define PINB0 0
00423
00424
00425 #define PC7 7
00426 #define PC6 6
00427 #define PC5 5
00428 #define PC4 4
00429 #define PC3 3
00430 #define PC2 2
00431 #define PC1 1
00432 #define PC0 0
00433
00434
00435 #define DDC7 7
00436 #define DDC6 6
00437 #define DDC5 5
00438 #define DDC4 4
00439 #define DDC3 3
00440 #define DDC2 2
00441 #define DDC1 1
00442 #define DDC0 0
00443
00444
00445 #define PINC7 7
00446 #define PINC6 6
00447 #define PINC5 5
00448 #define PINC4 4
00449 #define PINC3 3
00450 #define PINC2 2
00451 #define PINC1 1
00452 #define PINC0 0
00453
00454
00455
00456
00457
00458
00459
00460
00461
00462
00463
00464
00465
00466 #define PD7 7
00467 #define PD6 6
00468 #define PD5 5
00469 #define PD4 4
00470 #define PD3 3
00471 #define PD2 2
00472 #define PD1 1
00473 #define PD0 0
00474
00475
00476 #define DDD7 7
00477 #define DDD6 6
00478 #define DDD5 5
00479 #define DDD4 4
00480 #define DDD3 3
00481 #define DDD2 2
00482 #define DDD1 1
00483 #define DDD0 0
00484
00485
00486 #define PIND7 7
00487 #define PIND6 6
00488 #define PIND5 5
00489 #define PIND4 4
00490 #define PIND3 3
00491 #define PIND2 2
00492 #define PIND1 1
00493 #define PIND0 0
00494
00495
00496
00497
00498
00499
00500
00501
00502 #define PE2 2
00503 #define PE1 1
00504 #define PE0 0
00505
00506
00507 #define DDE2 2
00508 #define DDE1 1
00509 #define DDE0 0
00510
00511
00512 #define PINE2 2
00513 #define PINE1 1
00514 #define PINE0 0
00515
00516
00517 #define SPIF 7
00518 #define WCOL 6
00519 #define SPI2X 0
00520
00521
00522 #define SPIE 7
00523 #define SPE 6
00524 #define DORD 5
00525 #define MSTR 4
00526 #define CPOL 3
00527 #define CPHA 2
00528 #define SPR1 1
00529 #define SPR0 0
00530
00531
00532 #define RXC0 7
00533 #define TXC0 6
00534 #define UDRE0 5
00535 #define FE0 4
00536 #define OVR0 3
00537 #define U2X0 1
00538 #define MPCM0 0
00539
00540
00541 #define RXC1 7
00542 #define TXC1 6
00543 #define UDRE1 5
00544 #define FE1 4
00545 #define OVR1 3
00546 #define U2X1 1
00547 #define MPCM1 0
00548
00549
00550 #define RXCIE0 7
00551 #define TXCIE0 6
00552 #define UDRIE0 5
00553 #define RXEN0 4
00554 #define TXEN0 3
00555 #define CHR90 2
00556 #define RXB80 1
00557 #define TXB80 0
00558
00559
00560 #define RXCIE1 7
00561 #define TXCIE1 6
00562 #define UDRIE1 5
00563 #define RXEN1 4
00564 #define TXEN1 3
00565 #define CHR91 2
00566 #define RXB81 1
00567 #define TXB81 0
00568
00569
00570 #define ACD 7
00571 #define AINBG 6
00572 #define ACO 5
00573 #define ACI 4
00574 #define ACIE 3
00575 #define ACIC 2
00576 #define ACIS1 1
00577 #define ACIS0 0
00578
00579
00580 #define XL r26
00581 #define XH r27
00582 #define YL r28
00583 #define YH r29
00584 #define ZL r30
00585 #define ZH r31
00586
00587
00588 #define RAMEND 0x45F
00589 #define XRAMEND 0xFFFF
00590 #define E2END 0x1FF
00591 #define FLASHEND 0x3FFF
00592
00593 #endif